PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09237283 A

(43) Date of publication of application: 09.09.97

(21) Application number: 08043204 (71) Applicant: RICOH CO LTD

(22) Date of filing: 29.02.96 (72) Inventor: YAMADA TAKAMITSU SUGAYA KAZUNOBU OKA ZENJI


(54) LSI FUNCTION DESIGN SUPPORT DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To generate hardware description data which corresponds to various targets and which can be logically synthesized with high quality from extension state transition drawing data.

SOLUTION: Hardware description data by HDL(hardware description language) is generated from extension state transition drawing data by permitting CPU to execute following operation based on a program stored in a memory. Description data by HDL of a part operating as a finite state machine is generated (S22) based on inputted extension state transition drawing data. Then, description data by HDL of a data path part is generated (S24). Data are outputted as hardware description data in a reregister transfer level being a design object (S28). Thus, hardware description data of LSI, in which an FSM part and the data path part are constituted as different blocks, can be obtained. Consequently, the logic synthesis tool of a high compression rate can be used on the FSM (finite state machine block) part and debugging after logic synthesis becomes easy.

COPYRIGHT: (C)1997,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-237283

(43)公開日 平成9年(1997)9月9日

(51) Int.Cl.⁶
G 0 6 F 17/50

 FI G06F 15/60 技術表示箇所

654A

17/50 G 0 6

審査請求 未請求 請求項の数7 OL (全 16 頁)

(21)出顧番号

特願平8-43204

(22)出魔日

平成8年(1996)2月29日

(71)出願人 000006747

株式会社リコー

東京都大田区中馬込1丁目3番6号

(72)発明者 山田 孝光

東京都大田区中馬込1丁目3番6号 株式

会社リコー内

(72)発明者 菅谷 和伸

東京都大田区中馬込1丁目3番6号 株式

会社リコー内

(72)発明者 岡 善治

東京都大田区中馬込1丁目3番6号 株式

会社リコー内


(74)代理人 弁理士 青山 葆 (外1名)

(54) 【発明の名称】 LSI機能設計支援装置

(57)【要約】

【課題】 種々の目的に応じた質の高い論理合成が可能 となるハードウェア記述データを拡張状態遷移図データ から生成する。

【解決手段】 メモリに格納されたプログラムに基づき CPUが以下のように動作することにより、拡張状態遷 移図データからHDLによるハードウェア記述データを 生成する。入力された拡張状態遷移図データに基づき、まず有限状態機械として動作する部分のHDLによる記述データを生成し(S22)、次にデータパス部分のHDLによる記述データを生成し(S24)、これらのデータを設計対象のレジスタ転送レベルのハードウェア記述データとして出力する(S28)。これによりFSM部分とデータパス部分とが別のブロックとして構成されるし、Iのハードウェア記述データが得られるため、FSM部分については圧縮率の高い論理合成ツールが使用でき、また論理合成後のデバッグ等が容易になる。



30

【特許請求の範囲】

【請求項1】 操作者による入力操作に基づき、任意状態におけるレジスタ動作の記述が可能である拡張状態遷移図により設計対象のLSIの動作を記述した拡張状態遷移図データを生成する入力データ生成手段と、

前記拡張状態遷移図データに基づき、前記LSIにおける制御論理部分に対応する有限状態機械の記述データを 生成する有限状態機械記述生成手段と、

前記拡張状態遷移図データに基づき、前記LSIにおけるデータパス部分の記述データを生成するデータパス記述生成手段と、

有限状態機械記述生成手段およびデータパス記述生成手段によって生成された記述データから、制御論理部分とデータパス部分とが分離された構成の前記LSIをレジスタ転送レベルのハードウェア記述言語で記述したハードウェア記述データを生成するハードウェア記述生成手段と、を備えることを特徴とするLSI機能設計支援装置。

【請求項2】 請求項1に記載のLSI機能設計支援装 置において

前記データパス記述生成手段は、前記データパス部分に おける組合せ回路の記述データを生成する組合せ回路記 述生成手段と、前記データパス部分におけるレジスタ群 の記述データを生成するレジスタ記述生成手段とを有

前記ハードウェア記述生成手段は、データパス部分が組合せ回路とレジスタ群とに分離された構成の前記LSIの前記ハードウェア記述データを生成する、ことを特徴とするLSI機能設計支援装置。

【請求項3】 前記制御論理部分を動作させるクロックと前記データパス部分を動作させるクロックとが異なる請求項1に記載のLSI機能設計支援装置において、前記LSIの外部からのテストモード信号およびテストクロック信号の入力が可能であって、該テストモード信号が所定値のときに、該テストクロック信号を、前記制御論理部分を動作させるクロック信号および前記データパス部分を動作させるクロック信号として供給するテスト回路の記述データを生成するテスト回路の記述データを生成するテスト回路記述生成手段

前記ハードウェア記述生成手段は、前記テスト回路記述 生成手段によって生成された記述データを用いて、前記 テスト回路が挿入された前記LSIの前記ハードウェア 記述データを生成する、ことを特徴とするLSI機能設 計支援装置。

【請求項4】 操作者による入力操作に基づき、状態遷 移図により設計対象のLSIの動作を記述した状態遷移 図データを生成する入力データ生成手段と、

前記状態遷移図データによって表される前記LSIの各 状態を識別する状態コードを生成する状態コード生成手 段と、 - '2

前記LSIの製造技術に対応する論理素子である複数ビット分のフリップフロップの機能を有するマクロが登録されているライブラリを記憶する記憶手段と、

前記状態コードを表現するために必要なビット数分のフ リップフロップの機能を有するマクロを前記ライブラリ から選択するマクロ選択手段と、

マクロ選択手段によって選択されたマクロを前記状態コードの格納部とする前記LSIをレジスタ転送レベルのハードウェア記述言語で記述したハードウェア記述データを生成するハードウェア記述生成手段と、を備えることを特徴とするLSI機能設計支援装置。

【請求項5】 操作者による入力操作に基づき、状態遷移の階層的記述が可能である拡張状態遷移図により設計対象のLSIの動作を記述した拡張状態遷移図データを 生成する入力データ生成手段と、

前記拡張状態遷移図データによって表される前記LSI の各状態が下位の状態を有する状態であるマクロ状態か 否かを判定する状態判定手段と、

前記LSIが前記マクロ状態にあるときに値が「1」と 20 なり、前記マクロ状態ではないときに値が「0」となる フラグ信号の記述データを生成するフラグ記述生成手段 と、

前記マクロ状態における下位の状態の遷移クロックを前記フラグ信号が「1」のときに供給させ、前記フラグ信号が「0」のときに該遷移クロックの供給を停止させるゲートの記述データを生成するゲート記述生成手段と、フラグ記述生成手段およびゲート記述生成手段によって生成された記述データを用いて、前記フラグ信号により前記遷移クロックの供給と停止が制御される前記LSIをレジスタ転送レベルのハードウェア記述言語で記述したハードウェア記述データを生成するハードウェア記述生成手段と、を備えることを特徴とするLSI機能設計支援装置。

【請求項6】 操作者による入力操作に基づき、状態遷移の階層的記述および任意状態におけるレジスタ動作の記述が可能である拡張状態遷移図により設計対象のLSIの動作を記述した拡張状態遷移図データを生成する入力データ生成手段と、

前記拡張状態遷移図データによって表される前記LSI 40 の各状態が下位の状態を有する状態であるマクロ状態か 否かを判定する状態判定手段と、

前記しSIが前記マクロ状態にあるときに値が「1」となり、前記マクロ状態ではないときに値が「0」となるフラグ信号の記述データを生成するフラグ記述生成手段

前記マクロ状態の下位の状態に割り付けられたレジスタ 動作のためのクロックを前記フラグ信号が「1」のとき に供給させ、前記フラグ信号が「0」のときに該クロッ クの供給を停止させるゲートの記述データを生成するゲ 50 ート記述生成手段と、

30

3

フラグ記述生成手段およびゲート記述生成手段によって 生成された記述データを用いて、前記フラグ信号により 前記クロックの供給と停止が制御される前記LSIをレ ジスタ転送レベルのハードウェア記述言語で記述したハ ードウェア記述データを生成するハードウェア記述生成 手段と、を備えることを特徴とするLSI機能設計支援 装置。

【請求項7】 操作者による入力操作に基づき、状態遷移の階層的記述および任意状態におけるレジスタ動作の記述が可能である拡張状態遷移図により設計対象のLS I の動作を記述した拡張状態遷移図データを生成する入力データ生成手段と、

前記拡張状態遷移図データによって表される前記LSI の各状態を識別する状態コードを生成する状態コード生 成手段と、

前記LSIの製造技術に対応する論理素子である複数ビット分のフリップフロップの機能を有するマクロが登録されているライブラリを記憶する記憶手段と、

前記状態コードを表現するために必要なビット数分のフ リップフロップの機能を有するマクロを前記ライブラリ から選択するマクロ選択手段と、

前記拡張状態遷移図データによって表される前記LSI の各状態が下位の状態を有する状態であるマクロ状態か 否かを判定する状態判定手段と、

前記LSIが前記マクロ状態にあるときに値が「1」となり、前記マクロ状態ではないときに値が「0」となるフラグ信号の記述データを生成するフラグ記述生成手段と、

前記マクロ状態における下位の状態の遷移クロックを前記フラグ信号が「1」のときに供給させ、前記フラグ信号が「0」のときに該遷移クロックの供給を停止させるゲートの記述データを生成するゲート記述生成手段によいではなれたでである。フラグ記述生成手段によいで選択されたでクロに基づき、フラグ記述生成手段によいなが一ト記述生成手段によって生成された記述データを用いて、前記LSIにおける制御論理部分である有限状態であってマクロ選択手段により選択されたマクロ選択手段により選択されたマクロ選択手段により選択されたマクロ選択手段により選択されたマクロされた記述データを生成する有限状態機械記述生成手段と、前記拡張状態遷移図データに基づき、前記LSIにおけるデータパス部分の記述データを生成するデータパス記述生成手段と、

有限状態機械記述生成手段およびデータパス記述生成手段によって生成された記述データから、制御論理部分とデータパス部分とが分離された構成の前記LSIをレジスタ転送レベルのハードウェア記述言語で記述したハードウェア記述データを生成するハードウェア記述生成手段と、を備えることを特徴とするLSI機能設計支援装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、LSI (大規模集積回路) の機能設計を支援する装置に関し、更に詳しくは、LSIの動作を状態遷移図形式で記述したデータからレジスタ転送レベルのハードウェア記述言語によるハードウェア記述データを生成する機能を備えたLSI機能設計支援装置に関する。

[0002]

10 【従来の技術】近年、LSIの開発においてハードウェア記述言語(Hardware Description Language)(以下「HDL」という)を用いたトップダウン設計手法がとられるようになってきている。すなわち、機能設計の段階において設計対象のLSIをレジスタ転送レベルのHDLで記述したハードウェア記述データが作成され、このハードウェア記述データから論理合成ツールによってゲートレベルの回路データが生成されるようになっている。

【0003】このようなトップダウン設計手法におい て、レジスタ転送レベルのHDLによるハードウェア記 述データの作成を容易にするために、設計者が状態遷移 図を基本とする形式でグラフィック端末より設計対象の LSIの動作を示すデータ (設計情報) を入力するため のLSI機能設計支援装置が提案されている。この装置 では、入力された状態遷移図形式のデータからレジスタ 転送レベルのHDLによるハードウェア記述データが自 動的に生成される。例えば、特開平3-41567号公 報には、状態遷移図および機能図をCAD (Computer Ai ded Design)データとして対話形式でデータベース登録 し、このデータベースより対応するハードウェア記述言 語に変換してファイル出力する状態遷移図設計システム が開示されている。これによれば、デジタル回路の設計 システムにおけるユーザインタフェイスが向上し、設計 効率を向上させることができるという効果が得られる。 【0004】上記のLSI機能設計支援装置によってハ ードウェア記述データを生成する場合、その記述スタイ ルによって、論理合成後の回路の品質や性能が異なる。 このため、目的に応じた質の高い論理合成を行えるよう なハードウェア記述が望まれる。

40 【0005】例えば、論理合成後の回路規模の縮小化を 重視する場合には、圧縮率の高い論理圧縮アルゴリズム による論理合成ツールを使用できるようなハードウェア 記述が望まれる。また、製造後の回路のデバッグやテス トに手間を要すると予想される場合には、デバッグやテ ストが容易となるようなハードウェア記述が望まれる。 ところで前述の状態遷移図によって表される各状態を示 す状態コードを格納するフリップフロップは、通常、複 数個から成り、同一クロックに同期する。したがって、 クロックスキューが生じない安定した回路を実現するた めには、状態コードを格納する複数のフリップフロップ

20

30

40

50

b

が一つの回路ブロックとして実現されるようなハードウェア記述が望まれる。また、近年の携帯機器の普及によりLSIの消費電力の低減が重要になっており、携帯機器に使用されるLSIについては、動作速度よりも消費電力を抑えることが優先され、これに対応したハードウェア記述が望まれる。

[0006]

【発明が解決しようとする課題】しかし、従来のLSI機能設計支援装置では、ハードウェア記述データの生成において上記の点は考慮されていなかった。すなわち、設計者によって入力された状態遷移図形式のデータ(設計情報)により設計対象のLSIの動作が有限状態機械(以下「FSM」という)と所定状態におけるレジスタ動作の記述(データパスの記述)として表現されている場合には、このデータから従来のLSI設計支援装置によって生成されるハードウェア記述データに対しては、圧縮率の高いFSM専用の論理圧縮アルゴリズムに基づくツールを使用することができなかった。

【0007】また、従来のLSI機能設計支援装置には、状態遷移図形式の入力データからレジスタ転送レベルのハードウェア記述データを生成する際に、論理合成後の回路のデバッグやタイミング解析の容易化、消費電力の低減などについて考慮しているものはなかった。さらに、同一のクロックに同期する複数のフリップフロップについても、論理合成後にそれらが一つの回路ブロックとして実現されるようなハードウェア記述データを生成するLSI機能設計支援装置は存在しなかった。

【0008】そこで本発明では、回路規模(チップ面 積)の縮小化や、デバッグ等の容易化、消費電力の低 減、回路動作の安定化等の各種の目的に応じた質の高い 論理合成が可能となるようなハードウェア記述データを 状態遷移図形式の入力データから生成することができる LSI機能設計支援装置を提供することを目的とする。

[0009]

【課題を解決するための手段】上記課題を解決するため になされた本発明に係る第1のLSI機能設計支援装置 では、操作者による入力操作に基づき、任意状態におけ るレジスタ動作の記述が可能である拡張状態遷移図によ り設計対象のLSIの動作を記述した拡張状態遷移図デ ータを生成する入力データ生成手段と、前記拡張状態遷 移図データに基づき、前記LSIにおける制御論理部分 に対応する有限状態機械の記述データを生成する有限状 態機械記述生成手段と、前記拡張状態遷移図データに基 づき、前記LSIにおけるデータパス部分の記述データ を生成するデータパス記述生成手段と、有限状態機械記 述生成手段およびデータパス記述生成手段によって生成 された記述データから、制御論理部分とデータパス部分 とが分離された構成の前記LSIをレジスタ転送レベル のハードウェア記述言語で記述したハードウェア記述デ ータを生成するハードウェア記述生成手段と、を備える

ことを特徴としている。

【0010】本発明に係る第2のLSI機能設計支援装置では、上記第1のLSI機能設計支援装置において、前記データパス記述生成手段は、前記データパス部分における組合せ回路の記述データを生成する組合せ回路記述生成手段と、前記データパス部分におけるレジスタ群の記述データを生成するレジスタ記述生成手段とを有し、前記ハードウェア記述生成手段は、データパス部分が組合せ回路とレジスタ群とに分離された構成の前記LSIの前記ハードウェア記述データを生成する、ことを特徴としている。

6

【0011】本発明に係る第3のLSI機能設計支援装置では、前記制御論理部分を動作させるクロックと前記データパス部分を動作させるクロックとが異なる上記第1のLSI機能設計支援装置において、前記LSIの外部からのテストモード信号およびテストクロック信号の入力が可能であって、該テストチード信号が所定値のときに、該テストクロック信号を、前記制御論理部分を動作させるクロック信号として供給するテスト回路の記述データを生成するテスト回路記述生成手段を備え、前記テスト回路記述生成手段によって生成された記述データを用いて、前記テスト回路が挿入された前記LSIの前記ハードウェア記述データを生成する、ことを特徴としている。

【0012】本発明に係る第4のLSI機能設計支援装 置では、操作者による入力操作に基づき、状態遷移図に より設計対象のLSIの動作を記述した状態遷移図デー タを生成する入力データ生成手段と、前記状態遷移図デ ータによって表される前記LSIの各状態を識別する状 態コードを生成する状態コード生成手段と、前記LSI の製造技術に対応する論理素子である複数ビット分のフ リップフロップの機能を有するマクロが登録されている ライブラリを記憶する記憶手段と、前記状態コードを表 現するために必要なビット数分のフリップフロップの機 能を有するマクロを前記ライブラリから選択するマクロ 選択手段と、マクロ選択手段によって選択されたマクロ を前記状態コードの格納部とする前記LSIをレジスタ 転送レベルのハードウェア記述言語で記述したハードウ ェア記述データを生成するハードウェア記述生成手段 と、を備えることを特徴としている。

【0013】本発明に係る第5のLSI機能設計支援装置では、操作者による入力操作に基づき、状態遷移の階層的記述が可能である拡張状態遷移図により設計対象のLSIの動作を記述した拡張状態遷移図データを生成する入力データ生成手段と、前記拡張状態遷移図データによって表される前記LSIの各状態が下位の状態を有する状態であるマクロ状態か否かを判定する状態判定手段と、前記LSIが前記マクロ状態にあるときに値が

「1」となり、前記マクロ状態ではないときに値が

「O」となるフラグ信号の記述データを生成するフラグ記述生成手段と、前記マクロ状態における下位の状態の遷移クロックを前記フラグ信号が「1」のときに該遷移クロックの供給を停止させるゲートの記述データを生成するゲート記述生成手段と、フラグ記述生成手段およびゲート記述生成手段によって生成された記述データを用いて、前記フラグ信号により前記遷移クロックの供給と停止が制御される前記LSIをレジスタ転送レベルのハードウェア記述言語で記述したハードウェア記述データを生成するハードウェア記述生成手段と、を備えることを特徴としている。

【0014】本発明に係る第6のLSI機能設計支援装置では、上記第5のLSI機能設計支援装置において、上記ゲート記述生成手段に代えて、前記マクロ状態の下位の状態に割り付けられたレジスタ動作のためのクロックを前記フラグ信号が「1」のときにはクロックの供給を停止させるゲートの記述データを生成するゲート記述生成手段を備え、上記ハードウェア記述生成手段は、上記フラグ記述生成手段およびゲート記述生成手段によって生成された記述データを用いて、前記フラグ信号により前記クロックの供給と停止が制御される前記LSIをレジスタ転送レベルのハードウェア記述言語で記述したハードウェア記述データを生成することを特徴としている。

【0015】本発明に係る第7のLSI機能設計支援装置は、上記第1、第4、および第5のLSI機能設計支援装置における上記特徴を全て備えた構成としている。

[0016]

【発明の効果】本発明に係る第1のLSI機能設計支援装置によれば、制御論理部分(FSMの部分)とデータパス部分とが分離された構成のLSIのハードウェア記述データが生成されるため、FSMの部分の論理合成については、圧縮率の高いFSM専用の圧縮アルゴリズムによる論理合成ツールが使用可能となり、回路規模の縮小化を図ることができる。また、論理合成後の回路のデバッグやタイミング解析を、FSMとデータパス部分に分けて実施することができるため、デバッグやタイミング解析が容易となり、LSI設計の作業効率が向上する。

【0017】本発明に係る第2のLSI機能設計支援装置によれば、データパス部分が更に組合せ回路とレジスタ群とに分離された構成のLSIのハードウェア記述データが生成されるため、論理合成を組合せ回路部分とレジスタ群に分けて行うことができ、また、論理合成後の回路のデバッグやタイミング解析も組合せ回路部分とレジスタ群に分けて実施することができる。これにより、回路規模が更に縮小され、デバッグやタイミング解析が更に容易になる。

【0018】本発明に係る第3のLSI機能設計支援装

置によれば、LSI外部から入力されるテストモード信号によりテストクロック信号のFSMの部分およびデータパス部分への供給を可能とするテスト回路が挿入された構成のLSIのハードウェア記述データが生成され

る。これにより、機能設計の段階からテスト容易化設計が実施されることになり、論理合成後のテスト回路挿入のための作業が不要となるため、LSI設計の作業効率が更に向上する。

【0019】本発明に係る第4のLSI機能設計支援装置によれば、複数ビット分のフリップフロップの機能を有するマクロを状態コードの格納部とするLSIのハードウェア記述が生成され、これに対して論理合成を行うことにより、LSIにおいて状態コードを格納する部分が一つの回路ブロック(状態レジスタ)として実現される。これにより、クロックスキューの発生が防止され、LSIは安定に動作する。

【0020】本発明に係る第5のLS I機能設計支援装置によれば、生成されるハードウェア記述データに基づいて得られるLS I は、その状態がマクロ状態か否かを30 示すフラグ信号によりそのマクロ状態の下位の状態の形位の状態の移クロックの供給と停止が制御される構成となる。これにより、マクロ状態の下位の状態3一ドを格納する状態レジスタには、その下位の状態遷移が生じない期間中(そのマクロ状態以外の状態となる期間中)は遷移クロックの供給が停止されるため、LSIの消費電力が低減される。

【0021】本発明に係る第6のLSI機能設計支援装置によれば、生成されるハードウェア記述データに基づいて得られるLSIは、その状態がマクロ状態の下位の状態に割り付けられたレジスタ動作のためのクロックの供給と停止が制御される構成となる。これにより、マクロ状態の下位の状態に割り付けられたレジスタ動作に対しては、その下位の状態遷移が生じない期間中(そのマクロ状態以外の状態となる期間中)はクロックの供給が停止されるため、LSIの消費電力が低減される。

【0022】本発明に係る第7のLSI機能設計支援装置は、上記第1、第4、および第5のLSI機能設計支援装置の特徴を全て備えている。したがって、第7のL SI機能設計支援装置によれば、論理合成の効率化による回路規模の縮小、論理合成語の回路のデバッグやタイミング解析の容易化、状態レジスタにおけるクロックスキューの発生防止による動作の安定化、および消費電力の低減を図ることができる。

[0023]

30

【発明の実施の形態】

〈実施形態1〉以下、本発明の一実施形態(以下「実施 形態1」という)であるLSI機能設計支援装置につい て説明する。このLSI機能設計支援装置は、汎用コン 50 ピュータとそれによって実行されるコンピュータ・プロ

40

10

グラムとによって実現される。

【0024】図1は、本実施形態のLSI機能設計支援装置のハードウェアであるコンピュータの構成を示す概略ブロック図である。本LSI機能設計支援装置のハードウェアは、CPU16とメモリ18などから成る本体10と、後述の拡張遷移図データやライブラリデータなどを格納するハードディスク装置12と、キーボードやマウス等の入力装置14と、CRTディスプレイ等の表示装置20とから構成されている。このような構成において、本体10のメモリ18に所定のプログラムが格納され、CPU16がそのプログラムに基づいて動作することにより、LSIの機能設計を支援するための種々の機能が実現される。

【0025】図2は、上記LSI機能設計支援装置にお ける処理を示すフローチャートである。上記LSI機能 設計支援装置による設計では、まずステップS10にお いて、設計者である操作者が、表示装置20を見ながら キーボードやマウス等の入力装置14を操作することに より、設計対象のLSIであるデジタル回路の動作を示 す情報を入力する。本LSI機能設計支援装置では、状 態遷移図の形式で設計対象のLSIの動作を示す情報を 入力することができ、このとき、その状態遷移図で示さ れる任意の状態における演算処理等のレジスタ動作を記 述できるようになっている。具体的には、状態遷移図で 示される状態におけるデータパス部分の動作を示す代入 文や演算式などをHDLで記述する。以下、このような レジスタ動作の記述機能の追加等により拡張された状態 遷移図を「拡張状態遷移図」という (後述の拡張状態遷 移図では、状態遷移の階層的記述の機能も追加されてい る)。このようなLSIの設計情報入力のための拡張状 **態遷移図としては、例えば「オープンチャート」を用い** ることができる(山田孝光、安井隆、岡善治、「機能工 ントリ·ツールを用いたソーティング回路の設計」、C Q出版社、雑誌 "インターフェース"、1995年3月号,p p. 160-166 参照)。

【0026】図4は、本LSI機能設計支援装置により入力された設計情報である拡張状態遷移図の一例を設計対象のLSIの入出力の定義とともに示す図である。図4には、状態S1を示す円の横に「C=A+B」と記載されており、これは、状態S1において実行される演算すなわちレジスタ動作を示している。この拡張状態遷移図によって示される設計情報が操作者により入力されると、図5に示すようなデータ構造の設計データがメモリ18内に生成され、これがハードディスク装置12に拡張状態遷移図データとして格納される。

【0027】このようにして設計情報が入力されて拡張 状態遷移図データが生成されると、ステップS12において、この拡張状態遷移図データ対し所定のチェックを 行う。すなわち、状態の遷移先が存在するか否か等の状態遷移図に関するチェック(状態遷移図チェック)や、 レジスタ動作を記述したハードウェア記述の文法チェック (HD L 文法チェック) 、論理合成の可能性のチェック (全成チェック) を行う

ク(合成チェック)を行う。 【0028】上記各種のチェックの結果、エラーが発見 されればステップS10へ戻り(ステップS14)、エ ラーがなくなるまでステップS10~S14が繰り返し 実行される。そしてエラーがなくなればステップS16 へ進み、操作者が所定の操作によりHDLの生成方式を 指定する。すなわち、ハードウェア記述データの生成に 際して、論理合成の効率(LSIのチップ面積の縮小 化)を優先するか、消費電力の低減を優先するか、デバ ッグの容易性を優先するか等の優先事項を指定する。 【0029】HDL生成方式が指定されると、ステップ S18において、拡張状態遷移図データからハードウェ ア記述データを生成し (以下、このハードウェア記述デ ータを生成する処理を「HDL生成処理」という)、L SI機能設計支援装置の処理を終了する。このようにし て得られたハードウェア記述データは、設計対象のLS Iをレジスタ転送レベルで記述したものであり、このハ

ブラリのマクロを用いて論理回路データが生成される。 【0030】図3は、図2のステップS18におけるH DL生成処理を実行するサブルーチンを示すフローチャ ートである。本LSI機能設計支援装置は、このフロー チャートに示す処理により、上記の拡張状態遷移図デー タからレジスタ転送レベルのハードウェア記述データを 生成する。以下、このHDL生成処理について図3を参 照しつつ説明する。なお本実施形態では、ハードウェア 記述言語(HDL)としてVerilog-HDLを使用する。

20 ードウェア記述データから、既存の論理合成ツールによ

り、そのLSIの製造技術に対応するテクノロジ・ライ

【0031】HDL生成処理では、まずステップS20において、ハードディスク装置12に格納された拡張状態遷移図データをメモリ18へ読み込む。次にステップS22において、読み込まれた拡張状態遷移図データによって示されるFSMへの入力信号を入力ポートに持ち、FSMからの出力信号と現在の状態を示す信号(以下「状態信号」という)とを出力ポートに持つような一つの階層ブロックを設定し、これをFSMとして動作する階層ブロック(以下「有限状態機械ブロック」という)として記述したハードウェア記述データを生成する。例えば図4に示した拡張状態遷移図データに対して

る。例えば図4に示した拡張状態遷移図データに対しては、有限状態機械ブロックのハードウェア記述データとして図8に示すようなデータを生成する。その後、ステップS24において、拡張状態遷移図データによって示されるデータパス部分(図4に示した例では「C=A+B」という記述に相当する部分)の入力バスと、前記FSMの階層ブロックの出力信号である状態信号とを入力ポートに持ち、データパス部分の出力バスを出力ポートに持つような一つの階層ブロックを設定し、これをデータパス部分として動作する階層ブロック(以下「データ

30

12

パス・ブロック」という)として記述したハードウェア 記述データを生成する。例えば図4に示した拡張状態遷 移図データに対しては、データパス・ブロックのハード ウェア記述データとして図9に示すようなデータを生成 する。このようにして、有限状態機械ブロックとデータ パス・ブロックの両階層ブロックのハードウェア記述デ ータを出力した後は、ステップS28において、図8に 示す有限状態機械ブロックFSMの記述データおよび図9 に示すデータパス・ブロックREGACTの記述データから成 るハードウェア記述データを、これらの階層ブロックか ら構成される最上位の階層ブロックTOPのハードウェ ア記述データとして、すなわち図10に示すブロック図 に相当するハードウェア記述データとして出力する。こ れによりHDL生成処理を終了し、このサブルーチンか ら復帰する。

【0032】以上のようにして本実施形態において生成 されるハードウェア記述データと比較するために、従来 の手法により図4に示した拡張状態遷移図データから生 成されたハードウェア記述データを図6に示す。このと きの設計対象のLSIの外部ポートの入出力関係は、図 7に示すようになる。

【0033】本実施形態において図4に示した拡張状態 遷移図データから生成されるハードウェア記述データ は、前述のように図8および図9に示す通りであり、F SMに相当する部分とデータパスに相当する部分とが別 個の階層ブロックとして構成されるようなハードウェア 記述データとなっている。したがって、FSM専用の論 理圧縮アルゴリズムによる論理合成ツールを、生成され たハードウェア記述のうちのFSMに相当する部分に適 用することが可能となり、これにより高い圧縮率が得ら れる。また、論理合成後の回路デバッグやタイミング解 析はFSMとデータパス部分を分離して実施することが できるため、デバッグやタイミング解析が容易となり、 設計の作業効率が向上する。

【0034】<実施形態2>上記実施形態において生成 されるハードウェア記述データによれば、設計対象のL SIは有限状態機械プロックとデータパス・ブロックと が分離された構成となるが、データパス・ブロックを、 更に、組合せ回路のみから成る階層ブロックとレジスタ 群からなる階層ブロックとに分離した構成となるように すれば、論理合成やデバッグをこれらの階層ブロック毎 に行うことができるため、論理合成の効率が更に向上 し、論理合成後の回路のデバッグやタイミング解析が更 に容易となる。このためには、図3のステップS24に おけるデータパス・ブロックのハードウェア記述データ の生成を以下のように変更すればよい(以下、このよう に変更した本発明の実施の形態を「実施形態2」とい う)。

【0035】すなわち、図11のフローチャートに示す ように、まずステップS102において、ステップS2

0で読み込まれた拡張状態遷移図データによって示され るデータパス部分からクロック信号によって引き起こさ れるデータロード動作を削除したものを抽出し、これを 一つの階層ブロック(以下「組合せ回路ブロック」とい う) として記述したハードウェア記述データを生成す る。例えば図4に示した拡張状態遷移図データに対して は、組合せ回路ブロックのハードウェア記述データとし て図12に示すようなデータを生成する。次にステップ S104において、前記データパス部分のうち内部レジ 10 スタ (レジスタ群) を構成するフリップフロップへと論 理合成によって変換されるものを抽出し、これを一つの 階層ブロック (以下「レジスタ・ブロック」という) と して記述したハードウェア記述データを生成する。例え ば図4に示した拡張状態遷移図データに対しては、レジ スタ・ブロックのハードウェア記述データとして図13 に示すようなデータを生成する。このようにして得られ た図12の組合せ回路ブロックCOMBの記述データと図1 3のレジスタ·ブロックREGの記述データから成るハード ウェア記述データによれば、図14に示すように、デー タパス・ブロックREGACTにおいて組合せ回路ブロックCOM Bとレジスタ·ブロックREGとが別個の階層ブロックとし て構成されることになる。

【0036】 <実施形態3>次に、テスト容易化設計に 対応した本発明の実施の形態(以下「実施形態3」とい う) を説明する。本実施形態では、HDL生成処理は、 図15のフローチャートに示すようになる。このフロー チャートは、上記実施形態1における図3のフローチャ ートにテスト回路挿入のためのステップS26を追加し たものである。その他の構成は、上記実施形態1と同様 である.

【0037】本実施形態では、拡張状態遷移図データか らレジスタ転送レベルのハードウェア記述データを生成 する際に、上記実施形態1と同様に図15のステップS 20~S24の処理を行った後、ステップS26におい てテスト回路挿入のための処理を行う。すなわち、外部 から供給されるテストモード信号とテストクロック信号 に対するハードウェア記述データとともに、テストモー ド信号が「0」のときに有限状態機械ブロックとデータ パス・ブロックとにそれぞれに対応した通常のクロック 40 を供給し、テストモード信号が「1」のときにテストク ロックを有限状態機械ブロックおよびデータパス・ブロ ックに供給するマルチプレクサに対するハードウェア記 述データを生成する。これにより、図16に示す構成の 回路に相当するレジスタ転送レベルのハードウェア記述 データが得られる。図16は、最上位の階層ブロックT OPの構成を示すプロック図であって、この構成によれ ば、通常の動作時には、テストモード信号TEST_MODEが 「O」とされて、有限状態機械プロックFSMにはクロッ ク信号CLKが、データパスプロックREGACTにはクロッ 50 ク信号CK2がそれぞれ供給されるが、テスト時には、

30

40

13

テストモード信号TEST_MODEが「1」とされて、有限状態機械ブロックFSMおよびデータパスブロックREGACTにテストクロック信号TEST_CLOCKが供給される。

【0038】以上のように本実施形態によれば、レジスタ転送レベルのハードウェア記述データ生成においてテスト回路が挿入されるため、論理合成後においてテスト回路を挿入することなく、テスト容易化設計が実現される。これにより、LSI設計の作業効率が向上する。

【0039】〈実施形態4〉次に、本発明の第4の実施 の形態(以下「実施形態4」という)であるLSI機能 設計支援装置について説明する。本実施形態のLSI機 能設計支援装置は、上記実施形態1~3と同一のハード ウェア構成を有し (図1参照) 、上記実施形態1~3と 同様にして設計対象のLSIの動作を記述する拡張状態 遷移図データを入力する(図2のステップS10~S1 4参照)。しかし本実施形態では、HDL生成処理が上 記実施形態1~3と相違する。また本実施形態では、レ ジスタ転送レベルのハードウェア記述に使用できるマク ロを集めたマクロ・ライブラリが、ハードディス装置1 2に格納されている。そして、このマクロ・ライブラリ には、設計対象のLSIの製造技術に対応するテクノロ ジ・ライブラリに登録されている複数ビット分のフリッ プフロップの機能を有するフリップフロップ・マクロに 相当するマクロが登録されている。

【0040】以下、本実施形態のHDL生成処理につい て図17に示すフローチャートを参照しつつ説明する。 まずステップS30において、実施形態1~3と同様に してハードディスク装置12内に格納された設計情報で ある拡張状態遷移図データを、メモリ18に読み込む。 以下では、このステップにおいて図18に示すような状 態遷移図データが読み込まれたものとして説明する。図 18において、例えば状態名「S0」はS0とラベル付 けされた状態を示し、その横に次の状態として「S1」 が記載されているのは、状態S0の次に状態S1に遷移 することを示している。また、出力としての「乙」の記 載の有無は、「2」の記載された状態において信号名Z の出力信号が「1」となり、「Z」の記載されていない 状態において信号名 Z の出力信号が「0」となることを 示す。なお図18に示した例では、レジスタ動作の記述 は含まれていないため、メモリ18に読み込まれるデー タは、通常の状態遷移図データである。

【0041】次のステップS32では、読み込まれた状態遷移図データによって表される状態を調べ、各状態に状態コードを割り付ける(状態コード解析処理)。図18に示した状態遷移図データの場合には、S0~S8の9個の状態が存在するため、最小ビット幅で状態コードを割り付けるとすると、4ビット幅の状態レジスタが必要となる。図19は、図18の状態遷移図データに対する状態コード解析の結果を示しており、この例では、状態S0~S8に4ビットの状態コード「0000」~

14

「1000」がそれぞれ割り付けられている。このようにして状態コードが割り付けられると、設計対象のLS Iの動作を示す状態遷移図は図22に示すようになり、これが表示装置20に表示される。

【0042】状態コードの割り付け後は、ステップS34において、ハードディスク装置12に格納されたマクロ・ライブラリを参照して、状態コードを格納する状態レジスタの実現に必要なフリップフロップ・マクロを求める。いま、マクロ・ライブラリには、図20に示すように、「R42」というマクロ名の4ビットのフリップフロップ・マクロと、「R82」というマクロ名の8ビットのフリップフロップ・マクロとが登録されているものとする。この場合、図19に示したように状態コードが割り付けられたとすると、フリップフロップ・マクロR42が選択され、これに対応する図21に示すデータが、設計対象のLSIのハードウェア記述に使用されるフリップフロップ・データとしてハードディスク装置12に格納される。

【0043】そしてステップS36において、ステップS30で読み込まれた状態遷移図データから、ステップ34で得られたフリップフロップ・データを参照して、レジスタ転送レベルのハードウェア記述データを生成する。

【0044】以上のようにして本実施形態において生成されるハードウェア記述データと比較するために、従来のLSI機能設計支援装置により図18の状態遷移図データから生成されたハードウェア記述データを図23に示す。図23において、HDLの記述201は4ビットの状態コードの割り付けを、HDLの記述202は状態レジスタをそれぞれ示す。この図23に示すハードウェア記述データから論理合成ツールによって論理回路を合成すると、図25に示すような回路が得られる。

【0045】これに対し、本実施形態において図18の状態遷移図データから生成されるハードウェア記述データは、図24に示すようになる。図24において、HDLの記述211は状態コードの割り付けを、HDLの記述212は状態レジスタを、HDLの記述213は4ビットのフリップフロップ・マクロR42の使用をそれぞれ示している。この図24に示すハードウェア記述データから論理合成ツールによって論理回路を合成すると、図26に示すような回路が得られる。従来のLSI機能設計支援装置により得られた図25に示した論理回路では、状態コードを格納するレジスタとして1ビットのフリップフロップDFFC0Rが4個生成されているのに対し、図25に示す論理回路では、状態コードを格納するレジスタとして4ビットのフリップフロップ・マクロR42が1個生成されている。

【0046】このように本実施形態によれば、状態コードを格納する状態レジスタとして複数ビットのフリップ 50 フロップ・マクロを使用したハードウェア記述データが

20

30

40

16

得られる。このフリップフロップ・マクロは、設計対象のLSIの製造技術に対応するテクノロジ・ライブラリに登録されているマクロに相当するものである。このため、上記ハードウェア記述データに対して論理合成を行うと、状態レジスタとして複数ビット分のフリップフロップが一つの回路ブロックとして生成される。これにより、クロックスキュー等が生じず安定に動作するLSIを実現することができる。また、状態レジスタが一つのマクロとして実現されるため、チップ面積の点でも有利である。

【0047】<実施形態5>次に、本発明の第5の実施の形態(以下「実施形態5」という)であるLSI機能設計支援装置について説明する。本実施形態のLSI機能設計支援装置も、上記実施形態1~4と同一のハードウェア構成を有し(図1参照)、上記実施形態1~4と同様にして設計対象のLSIの動作を記述する拡張状態遷移図データを入力する(図2のステップS10~S14参照)。ただし、本実施形態で使用される拡張状態遷移図は、任意の状態におけるレジスタ動作を記述できるのみならず、状態遷移を階層的に記述できるものである。例えば前述のオープンチャートは、このような記述機能を有している。

【0048】本実施形態のHDL生成処理は上記実施形 態1~4と相違する。以下、本実施形態のHDL生成処 理について図27に示すフローチャートを参照しつつ説 明する。まずステップS40において、階層的記述が可 能な拡張状態遷移図によって表現された設計情報である 拡張状態遷移図データを、ハードディスク装置12から メモリ18に読み込む。図28は、ステップS40で読 み込まれる拡張状態遷移図データの一例を示す図であ る。この拡張状態遷移図データによって表される状態の うち、状態HS0はその下階層として拡張状態遷移図3 04で示されるような状態遷移を持ち、状態HS1およ びHS2も下階層を持っている。また、状態HS0の下 階層における状態SOに対するHDLの記述303は、 レジスタ動作を示すものであり、HDLの記述302 は、このレジスタ動作に対して供給されるクロックを定 義するものである。

【0049】上記ステップS40において拡張状態遷移 図データが読み込まれた後は、これによって表される状態を順次調べながら、ハードウェア記述データを生成する。すなわち、まずステップS42において、未調査の状態の有無を判定し、未調査の状態が有ればステップS44へ進んで未調査の状態を一つ求める。このとき、同一階層に未調査の状態が存在するときは同一階層における未調査の状態を選択し、同一階層に未調整の状態が存在しないときはその上位の階層における未調査の状態を選択する。

【0050】次のステップS46では、ステップ44で 求められた状態が下階層の状態遷移を持つか(下位の状 態を持つか)否かを判定し、下階層の状態遷移を持たない場合は、ステップS48へ進んで、ステップS44で 求められた状態から出ていく矢印が有るか否かを判定す る。その結果、矢印が無い場合はステップS42に戻 り、矢印が有る場合はステップS50へ進む。

【0051】ステップS50では状態の遷移条件を求 め、次のステップS52において、調査対象の状態 (ス テップS44で求められた状態)に対してレジスタ動作 が記述されていれば、そのレジスタ動作を示すハードウ ェア記述データを生成する。その後、ステップS54に おいて状態の遷移先を求める。そしてステップS56に おいて、このようにして求められた遷移条件および遷移 先(次の状態)と現在の状態とに基づき、FSMに対す るハードウェア記述データを生成する。その後、ステッ プS42に戻る。以後、未調査の状態が存在しかつステ ップS44で求められる状態が下階層の状態遷移を持た ない限り (ステップS46参照)、ステップS42→S $44 \rightarrow S46 \rightarrow S48 \rightarrow S50 \rightarrow S52 \rightarrow S54 \rightarrow S5$ 6→S42というループ (ただし、調査対象の状態から 出ていく矢印が無いときはステップS48からS42へ 戻る)を繰り返し実行する。この実行中にステップS4 6において下階層の状態遷移を持つと判定されると(以 下、下階層の状態遷移を持つ状態を「マクロ状態」とい う)、ステップS58へ進む。

【0052】ステップS58では、その下階層でのみ動作するクロックに対するハードウェア記述データを生成する。具体的には、まず、その下階層の上位の階層の状態遷移図における状態コードがこの状態(その下階層の状態遷移を持つマクロ状態)であることを示す値のときに「1」となり、それ以外のときに「0」となるようなフラグ信号のハードウェア記述データを生成し、次に、このフラグ信号と下階層の状態遷移用として供給すること元のクロックとの論理積の信号を、下階層の状態コードを格納する状態レジスタへクロックとして供給することを示すハードウェア記述データ、すなわち上記フラグ信号を用いたANDゲートによるクロックのゲーティングを示すハードウェア記述データを生成する。

【0053】上記ステップS58の実行後は下階層の状態遷移に移行し、未調査の状態が存在しかつステップS44で求められる状態が下階層の状態遷移を持たない限り(ステップS46参照)、S42→S44→S46→S48→S50→S52→S54→S56→S42いうループ(ただし、調査対象の状態から出ていく矢印が無いときはステップS48からS42へ戻る)を繰り返し実行する。これにより、下階層の状態遷移図について上記と同様の処理が行われる。この実行中にステップS46において更に下階層の状態遷移を持つと判定されると、その下階層について上記ループを繰り返し実行する。以降同様にして、最下位の状態遷移図に至るまで上記と同様の処理が行われる。このような処理が行われた

結果、未調査の状態が無くなれば、このサブルーチンから復帰し(ステップS42)、HDL生成処理を終了する。

【0054】本実施形態におけるHDL生成処理では、 以上のようにして、階層構造を有する拡張状態遷移図に おける各状態が順次調べられ、設計対象のLSIに対す るレジスタ転送レベルのハードウェア記述データが生成 される。図29は、このようなHDL生成処理により図 28に示した拡張状態遷移図データから得られるハード ウェア記述データの一部を示す図である。この図におけ るHDLの記述402は、ステップS58で生成される 部分であって、下階層の状態遷移を持つマクロ状態HS 0で動作していることを示すフラグCLK3MおよびC LK3MMと、マクロ状態HS0の下階層の状態遷移用 として供給すべき元のクロックCLKとの論理積をとる ことにより、クロックのゲーティングを行ってクロック CLK3を生成することを示している。このクロックC LK3が実際に下階層の状態遷移用クロックとして供給 される。また、図29におけるHDLの記述403もス テップS58で生成され、これは上記フラグCLK3M およびCLK3MMの作成を示している。

【0055】本実施形態によれば、ステップ58における上記のような処理により、各マクロ状態に対し、設計対象のLSIがそのマクロ状態であるとき以外には、そのマクロ状態の下階層に対して状態遷移のクロックが供給されないような構成を記述したハードウェア記述データが生成される。したがって、このハードウェア記述データに基づいて製造されるLSIでは、各マクロ状態について、そのマクロ状態の下階層の状態遷移が生じない期間中すなわちそのマクロ状態以外の状態となる期間中は、その下階層への状態遷移クロックの供給が停止し、これにより消費電力が低減される。

【0056】上記実施形態では、下階層の状態遷移のク ロックをゲーティングすることにより消費電力の低減を 図っているが、下階層のレジスタ動作に対して供給され るクロックをゲーティングすることによっても消費電力 を低減することができる。すなわち、まず、その下階層 の上位の階層の状態遷移図における状態コードがこの状 態(その下階層の状態遷移を持つマクロ状態)であるこ とを示す値のときに「1」となり、それ以外のときに 「0」となるようなフラグ信号のハードウェア記述デー タを生成し、次に、このフラグ信号と下階層のレジスタ 動作に対して供給すべき元のクロックとの論理積の信号 を下階層のレジスタ動作に対するクロックとして供給す ることを示すハードウェア記述データを生成するように してもよい。このようなハードウェア記述データに基づ いて製造されるLSIでは、レジスタ動作用として供給 すべきクロックが上記フラグを用いてゲーティングされ るため、各マクロ状態について、そのマクロ状態以外の 状態となる期間中は、その下階層の状態に割り付けられ たレジスタ動作に対するクロックの供給が停止する。これにより、LSIの消費電力が低減される。

【0057】<変形例>以上において説明した各実施形態は、それぞれ、論理合成の効率とデバッグの容易性などを向上させるために有限状態機械ブロックとデータパス・ブロックを別の階層ブロックにするという特徴や、クロックスキューの発生防止等のために状態レジスタを複数ビット分のフリップフロップから成る一つの回路ブロックとして実現するという特徴、消費電力を低減するために下階層の状態遷移用のクロックのゲーティングを行うという特徴などを有しているが、これらの特徴を複数備えたLSI機能設計支援装置や、これらの特徴を全て備えたLSI機能設計支援装置も実現可能である。

【図面の簡単な説明】

【図1】 本発明の実施形態であるLSI機能設計支援 装置のハードウェア構成を示す概略ブロック図。

【図2】 上記LSI機能設計支援装置における処理を 示すフローチャート。

【図3】 実施形態1のLSI機能設計支援装置による 20 HDL生成処理を示すフローチャート。

【図4】 実施形態1のLSI機能設計支援装置に入力される拡張状態遷移図データの一例を示す図。

【図5】 上記拡張状態遷移図データのデータ構造を示す図。

【図6】 従来のLSI機能設計支援装置により上記拡 張状態遷移図データから生成されるハードウェア記述デ ータを示す図。

【図7】 図6のハードウェア記述データに対応する設計対象のLSIの外部ポートの入出力関係を示す図。

30 【図8】 実施形態1において上記拡張状態遷移図データから生成されるハードウェア記述データのうち有限状態機械ブロックの部分を示す図。

【図9】 実施形態1において上記拡張状態遷移図データから生成されるハードウェア記述データのうちデータパス・ブロックの部分を示す図。

【図10】 実施形態1において生成されるハードウェア記述データに対応するLSIの構成を示すブロック図。

【図11】 実施形態2のLSI機能設計支援装置によ 40 るHDL生成処理におけるデータパス・ブロックのハー ドウェア記述の生成を示すフローチャート。

【図12】 実施形態2において上記拡張状態遷移図データから生成されるハードウェア記述データのうち組合せ回路ブロックの部分を示す図。

【図13】 実施形態2において上記拡張状態遷移図データから生成されるハードウェア記述データのうちレジスタ・ブロックの部分を示す図。

【図14】 実施形態2において生成されるハードウェア記述データに対応するLSIの構成のうちデータパス50・ブロックの部分を示すブロック図。

【図15】 実施形態3のLSI機能設計支援装置によるHDL生成処理を示すフローチャート。

【図16】 実施形態3において生成されるハードウェア記述データに対応するLSIの構成を示すブロック図。

【図17】 実施形態4のLSI機能設計支援装置によるHDL生成処理を示すフローチャート。

【図18】 実施形態4のLSI機能設計支援装置に入力される状態遷移図データの一例を示す図。

【図19】 実施形態4における上記状態遷移図データの状態コード解析の結果を示す図。

【図20】 実施形態4におけるマクロ・ライブラリに登録されているフリップフロップ・マクロを示す図。

【図21】 実施形態4におけるハードウェア記述データ生成の際に使用されるフリップフロップ・データを示す図。

【図22】 実施形態4のLSI機能設計支援装置に入力される状態遷移図データに対応する、状態コード割り付け後の状態遷移図を示す図。

【図23】 従来のLSI機能設計支援装置により上記 状態遷移図データから生成されるハードウェア記述デー タを示す図。

【図24】 実施形態4において上記状態遷移図データから生成されるハードウェア記述データを示す図。

【図25】 従来のLSI機能設計支援装置により生成される図23のハードウェア記述データから論理合成により得られる論理回路を示す図。

【図26】 実施形態4において生成される図24のハードウェア記述データから論理合成により得られる論理 *

*回路を示す図。

【図27】 実施形態5のLSI機能設計支援装置によるHDL生成処理を示すフローチャート。

【図28】 実施形態5のLSI機能設計支援装置に入力される拡張状態遷移図データの一例を示す図。

【図29】 実施形態5において図28の拡張状態遷移 図データから生成されるハードウェア記述データの一部 を示す図。

【符号の説明】

10 10 …LSI機能設計支援装置のハードウェア本体

12 …ハードディスク装置

16 ...CPU

18 …メモリ

211…状態コードの割付を示すハードウェア記述(実 施形態 4)

212…状態レジスタを示すハードウェア記述(実施形態4)

213…4ビットのフリップフロップ·マクロの使用を 示すハードウェア記述(実施形態4)

20 402…状態遷移用クロックのゲーティングを示すハー ドウェア記述 (実施形態5)

403…上記ゲーティングに使用されるフラグの作成を 示すハードウェア記述 (実施形態5)

FSM …有限状態機械ブロック


REGACT…データパス・ブロック

COMB …組合せ回路ブロック

REG …レジスタ・ブロック

R42 … 4 ビット・フリップフロップ・マクロ

【図1】



終了

【図2】

30

HDL生成処理

S20 拡張状態遷移図データ読込み


S22 FSMブロック生成

S24 データパス・ブロック生成


S28 HDL出力

【図3】





【図10】






【図9】


4

R42

【図12】


【図17】








【図22】



[図23]


【図25】






【図24】

【図28】




【図26】





【図27】

【図29】



```
module TESTLP ( RB, FIMISH, CLK, AREG, BREG, OUTREG, OUTI, OUT2, OUT3);
input RB;
input FINISH, CLK;
input [7:0] ARES, BRES;
output [7:0] GUTRES;
reg [7:0] OUTREG:
output CUT1, CUT2, CUT3;
         OUTI_HSO, OUTI_HS2, OUT2_HS0, OUT2_HS2, OUT2_HS1;
         ins_HSO_test, tas_HS2_test, ins_HS1_test, ex_HSO, ex_HS2; ex_HS1;
wire CLK3 :
assign CLK3 - CLK & (CLK3H|CLK3HM) ;
                                                      -402
 wire CLK4 :
 assign CLK4 = CLK & (CLK4N|CLK4PM) ;
wire CLK5 ;.
assign CLX5 = CLX & (CLK5M]CLK5MM) ;
 always @ ( negedge CLK or negedge RB ) begin
      1f( IRB ) begin
CLK3H <= 0 ;
                                                               -403
      end else begin
CLK3N <- lex_HSO } ins_HSO_test ;
 elways 8 ( negedge CLK or negedge RB ) begin
1f( IRB ) begin
CLK3MM <= O ;
      end else begin
CLK3MM <= CLK3M ;
end
 always 0 ( posedoe CLE3 or negedge RB) begin

if ( !RB) begin

curr_MSO <= $1 idle_MSO;

end else begin

curr_MSO <= $1 mext_MSO;

end
```